ア　インタリーブ
　主記憶装置の隣接したアドレスが別々のバンクに配列されるように主記憶を幾つか分割し、各バンクを並列的にアクセスできるようにすることで、実効呼出し時間を短縮させる記憶制御方式です。

イ　仮想記憶
　外部記憶装置を用いて、主記憶装置より大きな仮想記憶を提供することです。

ウ　キャッシュメモリ
　処理装置の演算速度に比べ主記憶装置へのアクセス速度は遅く、その速度差を縮めるために、処理装置と主記憶装置の間におかれる高速の記憶装置のことです。

エ　セグメンテーション
　仮想記憶を実現するための一方法であり、論理的なまとまりであって可変長領域を単位とするセグメントを用います。

オ　パイプライン
　命令の実行サイクルを、命令の取出し、解読、アドレス計算・変換、データの取出し、実行のような複数の段階に分け、各段階の処理を別々の装置が担当することによって、複数の命令を並列に処理する方式です。